# BEST AVAILABLE COPY

630 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 63-288047 (A) (43) 25.11.1988 (19) JP

(21) Appl. No. 62-123396 (22) 20.5.1987


(71) TOSHIBA CORP (72) SEIICHI MORI

(51) Int. Cl. H01L21/90,H01L21/95

PURPOSE: To design a space between a contact hole and a lower-layer electrode layer at an exceedingly small value, and to improve the degree of integration of an element by insulating the contact hole and the lower-layer electrode layer from an upper electrode layer by subsequently deposited three-layer insulating films even when the contact hole and the lower-layer electrode layer are brought extremely near.

CONSTITUTION: A semiconductor device is composed of a P-type silicon substrate 1, an K\* diffusion layer 2, an EPROM cell 3 (corresponding to a first layer electrode-wiring layer) consisting of two-layer polysilicon and an inter-layer insulating film 4, and photolithography for boring a contact hole 6 is conducted. Three layer films of SiO<sub>2</sub> film 8/Si<sub>2</sub>N<sub>4</sub> film 9/SiO<sub>2</sub> film 10 are deposited respectively.

Three layer films of SiO, film 8/Si<sub>4</sub>N<sub>4</sub> film 9/SiO<sub>5</sub> film 10 are deposited respectively in thickness such as 100 Å (120 Å /100 Å) through an LPCVP method (a low pressure CVP method). The three layer films on the bottom of the contact hole are removed through an etchback method, and an AI layer 11 as a second layer (an upper layer) wiring layer is deposited, and patterned. Accordingly, the structure of two layer polysilicon and one-layer AI layer is completed.



## 昭63-288047 ⊕公開特許公報(A)

@Int\_Ci\_1

収益期の名称

厅内整理番号 識別記号

亚公開 昭和63年(1988)11月25日

H 01 L 21/90

M-6708-5F B-6708-5F 6708-5F

発明の数 2 (全4頁) 審査請求 有

21/95

半導体装置及びその製造方法

爾 昭62-123396 部的

類 昭62(1987)5月20日 舒出

金杂 明 者 蒜 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝定合。

研究所内

株 式 会 壮 東 芝 道出 題 人

钟奈川県川崎市幸区堀川町72番地

外2名 武彦 弁理士 鈴江 が代理 人

#### 1. 発明の名称

半導体装置及びその製造方法。

## 2、特許請求の範囲

(1) 2 台以上の記録又は影修問を有し、このう ちの下島の配理又は電板器の上に簡問機能與を有 し、この祭問絶縁見にコンタクトホールが発口さ れ、このコンタクトホールを含み上層の配降又は 名権部が設けられた半導体各種において、前記コ ンタクトホールの気面部と上音の配線又は電極層 との間にSi O2 /Si 3 N4 /Si O2 スは Sia N 4 / Si O 2 / Sia N 4 より成る3 版 絶縁限を有することを特徴とする半導体装置。

②半導体基板上に2度以上の配数又は電板筋 を有する半導体装置の製造方法において、下層の 記録又は危極路を形成する工程と、前記下層の配 **良又は毘後田上に裏面絶縁度を形成する工程と、** 前記用間絶縁間にコンタクトホールを開口するエ 匠と、前記コンタクトホールを含む質問絶様限上 ESI 02 / SI 1 N4 / SI 02 X 4

Si 3 N4 / Si O2 / Si 3 N4 よりなる3 8 袋を堆積する工程と、前記コンタクトホール低部 の前記3萬畏をエッチパック法により除去し、前 記コングクトホール関節に前記3曹親を残す工程 と、前記コンタクトホールを台灣上階の記録又は 常修験を堪隔させる工程とを具備したことを特力 とする半導体衰監の製造方法。

# 3. 発明の算肥な説明

(我明の目的)

(産業上の利用分野)

本発明は半導体衰弱の配線高形成を改善した 半導体装置及びその製造方法に関するもので、特 にコンタクトホールと記ね又は苦極鮮の間内が改 **杷化されている母LSIデバイスに使用されるも** のである.

# (従来の技術)

従来、出しSIのような敬徳なデバイスでは コンタクトホールと下班の配料または電板器の間 用は、フォトリソグラフィー工程の合わせ特成に よって決定されており、ある程度以上は小さくで

#### (発明が解決しようとする問題点)

上記問題を解決する手段として、コンタクトホール形成後コンタクトホール製画に絶縁神を形成し、たとえコンタクトホール間口時に下冑密度をとコンタクトホールが近接しても、慢で形成する上将金属電板製と下製電板製がショートしないようにする方法が考えられる。しかし上記絶縁鏡には、両板性で高い電界各度と低欠陥密度さらに

選択とが要求される。上記組の物が無いとここのクトホールの大きさが小さくなってしまい、 数型デバイスに使用できない。 触えば適等のCVD Eでは扱させるSiO2 製では、 指型無限も低く、 欠陥電度が多いので、十分な体質には対られず当然減損にも達成できない。

本兄時は、下等配際又は電板等と、コンタクトホール間口性に形成する上部配線網との間に、対くかつ信頼性の高い絶縁質を増格させることにより、コンタクトホールと下等配線又は高板等との間の距離をできるだけ類くして、果子の高度量化を運成するものである。

## [発明の構成]

## (問題点を解決するための手段と作用)

本発明は、下名君神又は配称明を形成後、名 間絶経典を形成し、次に、この相関絶経験にコンタクトホールを間口し、その後、上部の名極又は 配容性を増減する的に対策のSiO2 Si3N4ノSiO2 又はSi3N4 SiO2 ノSi3N4の3等級を維持させる。上記コンク

#### (实施保)

以下区面を参照して本見明の一実施例を説明する。第1回ないしまり回は同実施的の智慧工程回であるが、これは本見明を、第一所目の電性層のあるが高いEPROM(素外枠消去型PROM)に出用した場合の例である。第1回はコンタクトホールを形成する前の一般的なEPROMの断面

図で、1はP形シリコン製板、2はN・拡放筒で、 3 は 2 日ポリシリコンよりなるEPROMセル 3. 羽一路目の岩板・肥粋朝に相当)。4. は竪間地 辞典である。その後コンタクトホール開口のため のフォトリソグラフィーを行う。男2回に示すよ うにレジスト5を生布し、フォトリソグラフィー 工程によりレジスト5のパターニングを行ない、 RIE(リアクティブ・イオン・エッチング)法 によりコンタクトホール6を開口する。この場合、 コンタクトホール6とポリシリコン3間の距離が 恐いので、超分フでポリシリコンを慎るの気面の 絶縁名が非常に強くなっている。このまま第28 目(上明)の例えばAL配線器を堆積させれば当 然そのAI配数器とポリシリコン名便3は絶縁規 中の欠陥者によりショートしてしまう程平が増す。 そこである図に示すように例えばLPCVD法 (ロープレッシャCVD法)によりSiΟ2 貝δ /Si 3 N 4 製 9 / Si O 2 製 1 O の 3 当 製 を 所 えばそれぞれ100/120 100人性報させ る。この3段限の欠陥密度は過常り、01点です

以下で、電界管理は核性によらず適応30V以上、 20V印加時のリーク名乗も10° A Z m² 以 下である

上記3 密限と同様の特性はSi 3 N 4 / Si O 2 / Si 3 N 4 の組み合わせでも実現できる。

次に親4日に示すようにエッチパックはによりコンタクトホールは節の3層類を除去した後、表5日に示すように第2列目(上籍)の配数目となるA之四11を増加し、パターニングする。これにより29ポリシリコンと1日A上日の構造が完了した。

本発明によると、従来下旬電極とコンタクトホール間の危難を1 μ m 程度に設計しなければならなかったのが、大幅に格小できる。理論的には O μ m としてもショートは起こらないが、どこまで近くできるかは、下唇の名様又は配数質の用途や抵急等にも左右される。これにより基実体化が可能となると同時に、従来生じていた配数署間のショートを大幅に低級できる。

10 -- Si O2 图、11 -- A L 配容等。

出版人代理人 弁理士 鈴 江 武 尽


なおとな事はまっているよの思うれずサケーに 用が可能である。例えば本実施所では第1年にポリシリコン、第2個にAIを用いた場合について 述べたが、これに設定されないことはもちゃんで ある。

## 【発明の効果】


以上説明した如く本見明によれば下風紅泉スは常見到と、コンタクトホール中口後に形成され上面配料料との際に、消くかつ信頼性の高いをは限を増展させることにより、コンタクトホールと下離配料又は常性組との間の範囲をできるだけ近くして、共子の異無機化を達成することができるものである。

# 4. 図面の無単な説明

第1回ないし第5回は本発明の一実施例の製 五工程説明図である。



第 4 図



第5図

